|
Issue Browser

Volume 26, Issue 8, Aug 2005

    CONTENTS

  • MBE Growth of High Electron Mobility InP Epilayers

    Shu Yongchun, Yao Jianghong, Lin Yaowang, Xing Xiaodong,Pi Biao, Xu Bo, Wang Zhanguo, and Xu Jingjun

    Chin. J. Semicond.  2005, 26(8): 1485

    Abstract PDF

    The molecular beam epitaxial growth of high quality epilayers on (100) InP substrate using a valve phosphorous cracker cell over a wide range of P/In BEP ratio (2.0~7.0) and growth rate (0.437 and 0.791μm/h).Experimental results show that electrical properties exhibit a pronounced dependence on growth parameters,which are growth rate,P/In BEP ratio,cracker zone temperature,and growth temperature.The parameters have been optimized carefully via the results of Hall measurements.For a typical sample,77K electron mobility of 4.57e4cm2/(V·s) and electron concentration of 1.55e15cm-3 have been achieved with an epilayer thickness of 2.35μm at a growth temperature of 370℃ by using a cracking zone temperature of 850℃.

  • Design and Fabrication of a High-Voltage nMOS Device

    Li Hua, Song Limei, Du Huan, and Han Zhengsheng

    Chin. J. Semicond.  2005, 26(8): 1489

    Abstract PDF

    High-voltage nMOS devices are fabricated successfully and the key technology parameters of the process are optimized by TCAD software.Experiment results show that the device’s breakdown voltage is 114V,the threshold voltage and maximum driven ability are 1.02V and 7.5mA(W/L=50),respectively.Experimental results and simulation ones are compared carefully and a way to improve the breakdown performance is proposed.

  • Fabrication and Simulation of an AlGaAs/GaAs Ultra-Thin Base NDR HBT

    Qi Haitao, Zhang Shilin, Guo Weilian, Liang Huilai, and Mao Luhong

    Chin. J. Semicond.  2005, 26(8): 1495

    Abstract PDF

    A novel mesa ultra-thin base AlGaAs/GaAs HBT is designed and fabricated with wet chemical selective etch technique and monitor electrode technique.It has a particular and obvious voltage-controlled NDR whose PVCR is larger than 120.By use of device simulation,the cause of NDR is that increasing collector voltage makes the ultra-thin base reach through and the device transforms from a bipolar state to a bulk barrier state.In addition,the simulated cutoff frequency is about 60~80GHz.

  • High Speed VCSEL-Based Parallel Optical Transmission Modules

    Chen Hongda, Shen Rongxuan, Pei Weihua, Jia Jiuchun, Tang Jun, Zhou Yi,and Xu Xingsheng

    Chin. J. Semicond.  2005, 26(8): 1500

    Abstract PDF

    Design and fabrication of a parallel optical transmitter are reported.The optimized 12 channel parallel optical transmitter,with each channel’s data rate up to 3Gbit/s,is designed,assembled,and measured.A topemitting 850nm vertical cavity surface emitting laser(VCSEL) array is adopted as the light source,and the VCSEL chip is directly wire bonded to a 12 channel driver IC.The outputs of the VCSEL array are directly butt coupled into a 12 channel fiber array.Small form factor pluggable (SFP) packaging technology is used in the module to support hot pluggable in application.The performance results of the module are demonstrated.At an operating current of 8mA,an eye diagram at 3Gbit/s is achieved with an optical output of more than 1mW.

  • An Electroabsorption Modulator Monolithically Integrated with a Semiconductor Optical Amplifier and a Dual-Waveguide Spot-Size Converter

    Hou Lianping, Wang Wei, Zhu Hongliang, Zhou Fan, Wang Lufeng, and Bian Jing

    Chin. J. Semicond.  2005, 26(8): 1504

    Abstract PDF

    A semiconductor optical amplifier and electroabsorption modulator monolithically integrated with a spot-size converter input and output is fabricated by means of selective area growth,quantum well intermixing,and asymmetric twin waveguide technology.A 1550~1600nm lossless operation with a high DC extinction ratio of 25dB and more than 10GHz 3dB bandwidth are successfully achieved.The output beam divergence angles of the device in the horizontal and vertical directions are as small as 7.3°×18.0°,respectively,resulting in a 3.0dB coupling loss with a cleaved single-mode optical fiber.

  • Monte Carlo Analysis of Yield and Performance of a GaAs Flash ADC

    Zhang Youtao, Wang Yang, Xia Guanqun, Li Fuxiao, and Yang Naibin

    Chin. J. Semicond.  2005, 26(8): 1509

    Abstract PDF

    Monte Carlo methods are used to analyze yields and performance of GaAs flash ADCs.Due to the nonuniformity of threshold voltage,the DNL and INL of flash ADC will decrease approximately linearly.And the higher the resolution of ADC is,the faster these key nonlinear parameters decrease.When the nonuniformity increases to some degree,the yields of GaAs flash ADCs will decrease exponentially,and the missing code will increase more quickly for the higher resolution ADCs.So,GaAs HBT and HEMT with technology of etching stop will be widely used in high speed and high resolution ADCs.

  • Yield Modeling of Rectangular Defect Outline

    Wang, Junping, and, Hao, Yue

    Chin. J. Semicond.  2005, 26(8): 1514

    Abstract PDF

    In integrated circuits,the defects associated with photolithography are assumed to be in the shape of circular discs in order to perform the estimation of yield and fault analysis.However,real defects exhibit a great variety of shapes.In this paper,a novel yield model is presented and the critical area model of short circuit is correspondingly provided.In comparison with the circular model corrently available,the new model takes the similarity shape to an original defect,the two-dimensional distributional characteristic of defects,the feature of a layout routing and the character of yield estimation into account.As for the aspect of prediction of yield,the experimental results show that the new model may predict the yield caused by real defects more accurately than the circular model does.It is significant that the yield is accurately estimated and improved using the proposed model.

  • Wet Oxidation of AlxGa1-xAs/GaAs Distributed Bragg Reflectors

    Li Ruoyuan, Wang Zhanguo, Xu Bo, Jin Peng, Zhang Chunling, Guo Xia, and Chen Min

    Chin. J. Semicond.  2005, 26(8): 1519

    Abstract PDF

    The wet oxidation of AlGaAs with high Al content in a distributed Bragg reflectors (DBR) is studied by scanning electron microscopy (SEM) and transmission electron microscopy (TEM).Some voids distribute along the oxide/GaAs interfaces due to the stress induced by the wet oxidation of the AlGaAs layers.These voids decrease the shrinkage of the Al2O3 layers to 8% instead of the theoretical 20% when compared to the unoxidized AlGaAs layers.With the extension of oxidation time,the reactants are more completely transported to the front interface and the products are more completely transported out along the porous interfaces.As a result,the oxide quality is better.

  • A CMOS Fully Integrated Frequency Synthesizer with Stability Compensation

    He Jie, Tang Zhangwen, Min Hao, and Hong Zhiliang

    Chin. J. Semicond.  2005, 26(8): 1524

    Abstract PDF

    A complete closed-loop third-order s-domain model is analyzed for a frequency synthesizer.Based on the model and root-locus technique,the procedure for parameters design is described,and the relationship between the process,voltage,and temperature variation of parameters and the loop stability is quantitatively analyzed.A variation margin is proposed for stability compensation.Furthermore,a simple adjustable current cell in the charge pump is proposed for additional stability compensation and a novel VCO with linear gain is adopted to limit the total variation.A fully integrated frequency synthesizer from 1 to 1.05GHz with 250kHz channel resolution is implemented to verify the methods.

  • 2.5Gb/s Monolithic IC of Clock Recovery,Data Decision,and 1∶4 Demultiplexer

    Chen Yingmei, Wang Zhigong, Xiong Mingzhen, and Zhang Li

    Chin. J. Semicond.  2005, 26(8): 1532

    Abstract PDF

    A high integrated monolithic IC,with functions of clock recovery,data decision,and 1∶4 demultiplexer,is implemented in 0.25μm CMOS process for 2.5Gb/s fiberoptic communications.The recovered and frequency divided 625MHz clock has a phase noise of -106.26dBc/Hz at 100kHz offset in response to a 2.5Gb/s PRBS input data (2~31-1).The 2.5Gb/s PRBS data are demultiplexed to four 625Mb/s data.The 0.97mm×0.97mm IC consumes 550mW under a single 3.3V power supply (not including output buffers).

  • A Novel Multi-Functional Leakage Current Protector IC Design

    Han Yan, Wang Ze, Yu Hong, and Xie Junjie

    Chin. J. Semicond.  2005, 26(8): 1537

    Abstract PDF

    A novel type of leakage current protector chip,implemented in the mixed-signal 0.6μm CMOS process,is presented.This chip has the advantages of low power dissipation (10mW),accurate protection control based on digital response delay time and integration of multi-functions such as leakage current/over-voltage/over-load detection and protection,auto switch-on and so forth.Additionally,the chip is programmable to suit different threelevel protection applications with a high anti-interference ability.

  • 高剂量离子注入直接形成Ge纳米晶的物理机理

    胡强, 卢铁城, 敦少博, 张松宝, 唐彬, 代君龙, 朱莎, 王鲁闽

    Chin. J. Semicond.  2005, 26(8): 1543

    Abstract PDF

    研究了单束双能高剂量Ge离子注入、不经过退火在非晶态SiO2薄膜中直接形成镶嵌结构Ge纳米晶的物理机制.实验中利用不加磁分析器的离子注入机,采用Ge弧光放电离化自动形成的Ge+和Ge2+双电荷离子并存的单束双能离子注入方法,制备了1e16~1e18cm-2多种剂量Ge离子注入的Si基SiO2薄膜样品.用GIXRD表征了Ge纳米晶的存在,并仔细分析得到了纳米晶形成的阈值剂量.通过TEM分析了Ge纳米晶的深度分布和晶粒尺寸.用SRIM程序分别计算了双能离子在SiO2非晶层的射程和深度分布,与实验结合,得到纳米晶形成的物理机制,即纳米晶的形成与单束双能离子注入时Ge+和Ge2+相互碰撞产生的能量沉积在SiO2中形成的局域高温有关.

  • 铸造多晶硅中铁的磷吸杂和氢钝化机理

    陈金学, 席珍强, 吴冬冬, 杨德仁

    Chin. J. Semicond.  2005, 26(8): 1549

    Abstract PDF

    应用微波光电导衰减仪的方法研究了在不同温度情况下引入铁沾污后再分别进行磷吸杂和等离子体增强化学气相沉积钝化处理对铸造多晶硅片电学性能的影响.实验发现:在中、低温(低于900℃以下)情况下被铁沾污后的多晶硅材料经磷吸杂处理后再结合氢钝化可以显著地改善材料的电学性能;而对于高温(1100℃)情况下被铁沾污后的多晶硅材料经磷吸杂处理后其少子寿命降低,使接着进行的氢钝化也没有明显效果.这表明磷吸杂和氢钝化可以有效地改善被铁沾污后的多晶硅的电学性能,但是改善的效果与铁在硅体内的不同存在形态有关.磷吸杂和氢钝化中只对以间隙态或以其他复合体形态存在的铁有明显的吸杂作用,而对于以沉淀形态存在的铁却没有作用;氢钝化在金属杂质被吸杂移走之后才是最有效的.

  • 沉积温度对a-SiNx∶H薄膜PL峰的影响

    刘渝珍, 陈大鹏, 王小波, 董立军

    Chin. J. Semicond.  2005, 26(8): 1553

    Abstract PDF

    在3.75eV的激光激发下,利用LPCVD在800~950℃不同温度下沉积富硅的SiNx薄膜中,在室温下观测到1~5个高强度可见荧光的发射.通过TEM,IR,XPS等的分析研究表明,文中所获样品为纳米硅镶嵌结构的a-SiNx∶H薄膜.PL峰数目及其各峰的强弱与生成薄膜过程中反应气体SiH2Cl2的分解速率、沉积温度、SiNx生长过程有关,还与薄膜中纳米硅的团簇密度、尺寸大小以及各种不同类型的缺陷态种类和密度有十分重要的关系.

  • 量子阱GaAs太阳电池的质子辐射效应

    王荣, 杨靖波, 范强, 许颖, 孙旭芳

    Chin. J. Semicond.  2005, 26(8): 1558

    Abstract PDF

    用I-V特性、光谱响应和深能级谱分析辐射效应,分析了1e9~2e13cm-2,2MeV质子辐照量子阱GaAs太阳电池.结果表明,随辐照注量增大,电池Isc,Voc,Pmax衰降程度增加;相同的注量,Pmax衰降程度最大.当注量大于3e12cm-2时,Isc衰降程度比Voc的大;当注量小于3e12cm-2时,Voc衰降程度比Isc的大;在900~1000nm波长范围内,2e13cm-2辐照使量子阱光谱响应特性消失.这与量子阱结构受到损伤引入位于Ec-0.35eV的深能级有关.

  • 硅纳米管的水热法合成与表征

    裴立宅, 唐元洪, 陈扬文, 郭池, 张勇

    Chin. J. Semicond.  2005, 26(8): 1562

    Abstract PDF

    采用水热法成功合成了新型的硅纳米管一维纳米材料,并采用透射电子显微镜、选区电子衍射分析、能量色散光谱及高分辨透射电子显微镜对合成的硅纳米管进行了表征.研究表明硅纳米管是一种多壁纳米管,为立方金刚石结构,生长顶端呈半圆形的闭合结构,由内部为数纳米的中空结构,中部为晶面间距约0.31nm的晶体硅壁层,最外层为低于2nm的无定形二氧化硅等三部分组成.

  • Ga掺杂ZnO薄膜的MOCVD生长及其特性

    朱顺明, 叶建东, 顾书林, 刘松民, 郑有炓, 张荣, 施毅

    Chin. J. Semicond.  2005, 26(8): 1567

    Abstract PDF

    利用低压MOCVD技术在(0002)蓝宝石上外延获得高质量的ZnO∶Ga单晶薄膜,并研究了Ga的不同掺杂浓度对材料电学和光学特性的影响.当Ga/Zn气相摩尔比为3.2 at%时,ZnO(0002)峰半高宽仅为0.26°,载流子浓度高达2.47e19cm-3,透射率高于90%;当载流子浓度升高时,吸收边出现明显的Burstein-Moss蓝移效应.同时室温光致发光谱显示,紫外峰位随载流子浓度的增加而发生红移,峰形展宽,这和Ga高掺杂所引起的能带重整化效应有关.当Ga/Zn比达到6.3 at%时,由于高掺杂浓度下Ga的自补偿效应导致载流子浓度下降.

  • YAG激光晶化多晶硅

    刘建平, 王海文, 李娟, 张德坤, 赵淑云, 吴春亚, 熊绍珍, 张丽珠

    Chin. J. Semicond.  2005, 26(8): 1572

    Abstract PDF

    报道了采用YAG脉冲激光器对硅基薄膜进行晶化制备多晶硅的实验结果,其中主要针对以PECVD法制备的不同硅基薄膜(如非晶硅和微晶硅)为晶化前驱物,以及对激光能量的利用等问题进行了分析研究.实验发现,晶化需要基本的阈值能量流密度,而晶化硅基前驱物材料的结构,是决定此阈值的关键.延迟降温速率对激光晶化是一种较为有效的手段,并对所得的初步结果进行了讨论.

  • Si(111)衬底上生长的GaN的形貌与AlN缓冲层生长温度的关系

    朱军山, 徐岳生, 郭宝平, 刘彩池, 冯玉春, 胡加辉

    Chin. J. Semicond.  2005, 26(8): 1577

    Abstract PDF

    利用LP-MOCVD技术在Si(111)衬底上,用不同温度生长AlN缓冲层,再在缓冲层上外延GaN薄膜.采用高分辨率双晶X射线衍射(DCXRD)技术和扫描电子显微镜(SEM)分析这些样品,比较缓冲层生长温度对缓冲层和外延层的影响,并提出利用动力学模型解释这种温度的影响.进一步解释了GaN外延层表面形貌中“凹坑”的形成及“凹坑”与缓冲层生长温度的关系.结果表明,温度的高低通过影响缓冲层初始成核密度和成核尺寸来影响外延层表面形貌.

  • 微晶硅太阳电池

    张晓丹, 高艳涛, 赵颖, 朱锋, 魏长春, 孙建, 耿新华, 熊绍珍

    Chin. J. Semicond.  2005, 26(8): 1582

    Abstract PDF

    采用VHF-PECVD技术制备了系列微晶硅太阳电池.综合测试结果表明:硅烷浓度、热阱温度和前电极都对微晶硅太阳电池的性能有影响.在湿法腐蚀的ZnO衬底上制备的电池的效率比在ZnO/SnO2复合膜上制备的电池的效率高1.5%.在优化了沉积条件后,制备出效率达6.7%的微晶硅太阳电池(Jsc=18.8mA/cm2,Voc=0.526V,FF=0.68),电池的结构是glass/ZnO/p(μc-Si∶H)/i(μc-Si∶H)/(a-Si∶H)/Al,没有ZnO背反射电极.

  • LS-DSP中串行分布式数字滤波器的功耗优化设计

    车德亮, 王忠, 沈绪榜

    Chin. J. Semicond.  2005, 26(8): 1586

    Abstract PDF

    采用一种优化阶符的二进制数据表示方法,达到了减小LS-DSP内串行分布式计算滤波器的动态功耗的目的.实验结果表明,该方法可有效减小LS-DSP内串行分布式计算滤波器10%的动态功耗.

  • RF螺旋电感参数的提取方法

    王彦丰, 黄庆安, 廖小平

    Chin. J. Semicond.  2005, 26(8): 1591

    Abstract PDF

    射频集成电路(RFIC)中电感元件十分重要,其模型是RFIC模拟的关键.在确定电感的电路模型后,要进行正确的设计和优化,还必须知道模型中各元件的参数.文中首先给出了电感结构的嵌入式和非嵌入式电路模型,然后从已知的S参数通过三种途径提取了模型中集总元件参数,并对三种途径提取的元件参数进行了模拟,以便得到提取模型参数的最佳途径.

  • 基于SIMOX的耐高温压力传感器芯片制作

    王权, 丁建宁, 王文襄, 熊斌

    Chin. J. Semicond.  2005, 26(8): 1595

    Abstract PDF

    针对石油化工等领域中高温下较高压力测量的要求,设计了压阻式压力传感器敏感芯片,采用SIMOX技术的SOI晶片,在微加工平台上通过低压化学气相淀积法(LPCVD)均相外延硅测量层、浓硼离子注入、热氧化、光刻、电感耦合等离子体(ICP)深刻蚀、多层合金化等工艺流程制作了该芯片,将其封装后,研制出了高精度稳定性佳的耐高温压阻式压力传感器.封装工艺进一步改善后,该芯片工作温区有望拓宽到300~350℃.

  • 考虑微磁芯磁阻的分布参数微梁执行器小信号宏模型

    方玉明, 黄庆安, 李伟华

    Chin. J. Semicond.  2005, 26(8): 1599

    Abstract PDF

    以多级弯曲磁微梁执行器为研究对象,先采用梁的模态函数线性组合来逼近梁的变形曲线,然后利用磁路定律,考虑了在宏观磁执行器中忽略的磁芯磁阻,建立了考虑力-磁耦合的非线性方程组,克服了以往的磁微执行器模型不能考虑力磁耦合,而且忽略磁芯磁阻的缺点.计算结果与实验数据及有限元计算结果对比表明,文中的模型有足够的精度,可以作为宏模型使用.

  • 1064nm RCE探测器光电响应特性分析

    彭红玲, 章昊, 韩勤, 杨晓红, 杜云, 倪海桥, 佟存柱, 牛智川, 郑厚植, 吴荣汉

    Chin. J. Semicond.  2005, 26(8): 1605

    Abstract PDF

    对1064nm谐振腔增强型(RCE)光电探测器(PD)的光电响应特性进行了分析研究.利用MBE生长技术得到有源区分别为量子阱和量子点的1064nm RCE探测器的外延片,并对制作的探测器进行了各种光电特性测试.结果表明量子阱结构的RCE探测器量子效率峰值达到57%,谱线半宽6~7nm,峰值波长1059nm;而量子点结构的RCE探测器量子效率峰值达到30%,谱线半宽5nm,峰值波长1056nm.通过分析量子效率和吸收系数之间的关系,对两种结构器件的吸收进行了比较,发现虽然量子点探测器的吸收小,但通过合理设计共振腔等方法也可以达到较高的量子效率.两种结构的器件都有很好的I-V特性.

  • AlGaN基PIN光电探测器的模型与模拟

    张春福, 郝跃, 张金凤, 龚欣

    Chin. J. Semicond.  2005, 26(8): 1610

    Abstract PDF

    在漂移扩散方程的基础上建立了AlGaN p-I-n光电探测器的物理模型,分析了多种结构AlGaN p-I-n光电探测器的光谱响应,并讨论了AlGaN/GaN异质结界面极化效应对太阳盲区p-GaN/I-Al0.33Ga0.67N/n-GaN倒置异质结结构p-I-n光电探测器(inverted heterostructure photodetectors,IHPs)UV/Solar选择比(280nm与320nm响应度之比)的影响.结果表明:优化p层是提高器件光谱响应的有效途径;为获得较高的UV/Solar选择比,光伏模式(零偏压)为太阳盲区p-GaN/I-Al0.33Ga0.67N/n-GaN IHPs的最佳工作模式;在光伏模式下考虑极化效应影响时,Ga面p-GaN/I-Al0.33Ga0.67N/n-GaN IHPs器件的UV/Solar选择比可达750,与Tarsa等人报道的三个量级的实验结果基本一致.

  • 10Gbit/s高T0无制冷分布反馈激光器

    赵玲娟, 朱洪亮, 张静媛, 周帆, 王宝军, 边静, 王鲁峰, 田慧良, 王圩

    Chin. J. Semicond.  2005, 26(8): 1616

    Abstract PDF

    与折射率耦合分布的分布反馈(DFB)激光器相比,不管界面反射率是多少,增益耦合DFB激光器都能稳定地单纵模工作,而且具有高速、低啁啾的特性.本课题组用AlGaInAs/InP材料,采用增益耦合DFB结构,进行了单纵模激光器研发,并对器件特性进行了测试分析.

  • CMOS工艺中GG-NMOS结构ESD保护电路设计

    杜鸣, 郝跃, 朱志炜

    Chin. J. Semicond.  2005, 26(8): 1619

    Abstract PDF

    采用GG-NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果.通过实验可以看出其性能达到了人体放电模式的2级标准.在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制.

  • ISO 14443单芯片读卡机解调电路的设计

    陈良生, 洪志良, 李联

    Chin. J. Semicond.  2005, 26(8): 1623

    Abstract PDF

    介绍了ISO 14443标准中IC卡到读卡机通信的信号特征和解调方法,提出了一种新颖的调幅波解调电路的基本原理和电路实现.芯片测试结果显示:电路在2.5~5.5V下都能稳定可靠的工作,工作温度范围为-20~80℃;5V条件下整个解调电路的功耗小于1mA;电路能检测的最小幅度调制信号为5mV.

  • 用于密码芯片抗功耗攻击的功耗平衡加法器

    李翔宇, 孙义和

    Chin. J. Semicond.  2005, 26(8): 1629

    Abstract PDF

    给出了一种用于密码芯片以提高芯片抗功耗攻击能力的“功耗平衡”加法器,它运行时工作功率与运算数据无关.对新设计与相关原设计芯片的功率样本进行显著性检验,在样本数为283的情况下,前者的最低显著性水平比后者高10个数量级.功耗平衡加法器比现有的采用“n分之一”编码的抗功耗攻击加法器少13个以上的晶体管.

  • 一种简化的光调制器驱动电路

    鄂辰熹, 刘训春, 王润梅, 袁志鹏

    Chin. J. Semicond.  2005, 26(8): 1635

    Abstract PDF

    在采用IC-CAP提取异质结双极晶体管器件的VBIC模型参数的基础上,设计出形式简洁的光调制器驱动电路.电路功耗仅为500mW,在2.5GHz信号下平均上升时间和下降时间(10%~90%)分别为84ps和56ps,输出电压摆幅2.6V.而FUJISTU公司的同类产品FMM3193VI平均上升时间和下降时间(20%~80%)为120ps,功耗为2.1W.

  • 适用于10/100Base-T以太网的低抖动频率综合器

    陆平, 王彦, 李联, 任俊彦

    Chin. J. Semicond.  2005, 26(8): 1640

    Abstract PDF

    计了一种用于10/100BaseT以太网收发器的频率综合器电路.该电路自适应工作在10和100Mbps两种模式下,并能自由切换.电路采用cascode电流源、差分对称负载延迟单元等优化结构,使时钟输出具有良好特性,且能兼具DLL功能,同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟的需要,避免额外的功耗和面积.在一定测试环境下,晶振的cycle-cycle抖动σ约为25ps,输出时钟分频后的25MHz测试时钟信号的σ仅为22ps.测试结果表明,时钟发生电路具有良好的工艺稳定性和较强的抑制噪声能力,满足发送和接收电路对于时钟性能的要求.芯片采用SMIC 0.35μm的标准CMOS工艺,电源电压为3.3V.

  • DES密码电路的抗差分功耗分析设计

    韩军, 曾晓洋, 汤庭鳌

    Chin. J. Semicond.  2005, 26(8): 1646

    Abstract PDF

    提出一种互补结构的寄存器电路设计方案,用于减小DES加密电路的差分功率信号,防御差分功耗分析.提出了一种误导攻击者的干扰电路,在保证加密电路安全等级的前提下,大幅度降低了电路的硬件开销.为节约成本与缩短设计周期,文中使用了一套高效的抗攻击电路的设计流程.

  • 多晶硅加热法评价金属互连线电迁移寿命

    赵毅, 曹刚, 徐向明

    Chin. J. Semicond.  2005, 26(8): 1653

    Abstract PDF

    采用一种新颖的方法——多晶硅加热法评价了金属连线的电迁移(EM)寿命.用该方法得到的结果与传统封装测试法得到的结果进行了对比,两者有相当好的一致性.同时,测试时间不到封装测试的1‰.说明多晶硅加热法是一种非常有效的EM评价方法.由于该方法是晶片级测试,而且测试时间非常短,所以采用这种方法可以实现对金属互连线质量的在线实时监控.

  • 可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法

    菅洪彦, 唐珏, 唐长文, 何捷, 闵昊

    Chin. J. Semicond.  2005, 26(8): 1656

    Abstract PDF

    建立了标准CMOS工艺电感在片测试寄生参量模型.实验验证了相同频率时,信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比.进而针对不同外径电感到焊盘之间信号线长度不同,采用相同去嵌入结构引起测量误差,不同的测试去嵌入结构又大大增加芯片面积的问题,首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案.使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性.

  • 快速确定微电子器件失效激活能及寿命试验的新方法

    李杰, 郭春生, 莫郁薇, 谢雪松, 程尧海, 李志国

    Chin. J. Semicond.  2005, 26(8): 1662

    Abstract PDF

    提出了一种新的微电子器件快速评价方法--温度斜坡法,建立了确定失效激活能的新模型和寿命外推新模型,使用此模型可计算出单支器件的失效激活能并外推其寿命.同时,该方法的试验温度范围较宽,可以触发不同温度范围的多种退化模式,实现对不同退化机理的研究.

  • 基于硫化物表面处理的InP/GaAs低温晶片键合

    黄辉, 王兴妍, 王琦, 陈斌, 黄永清, 任晓敏, 孙增辉, 钟源, 高俊华, 马骁宇, 陈弘达, 陈良惠

    Chin. J. Semicond.  2005, 26(8): 1667

    Abstract PDF

    提出一种新的基于硫化物表面处理的InP/GaAs低温晶片键合技术.在360℃的退火温度下,获得了1.2MPa的键合强度.基于这种低温键合技术,可将外延生长在InP衬底上的In0.53Ga0.47As/InP多量子阱(MQW)键合并转移到GaAs衬底上.X射线衍射表明量子阱的结构未受键合过程的影响.光致发光谱分析表明键合后量子阱的晶体质量略有改善.电流电压特性的测试表明n-InP/n-InP的键合界面具有良好的导电特性;在n-InP/n-GaAs的键合界面存在着电荷势垒,这主要是由于键合界面存在GaAs氧化物薄层所致.

  • 基于元胞自动机理论的硅各向异性腐蚀模型

    陈杰智, 李泠, 施毅, 刘明, 郑有炓

    Chin. J. Semicond.  2005, 26(8): 1671

    Abstract PDF

    根据硅各向异性腐蚀在微观尺度下的特点,基于元胞自动机理论提出了新的腐蚀模拟模型.该模型考虑了腐蚀过程中硅不同晶面的晶体结构特点,并通过引入碰撞理论,综合反映了腐蚀温度和浓度对腐蚀的影响作用.该模型可快速准确地模拟分析各向异性腐蚀工艺过程,对优化工艺有着理论指导作用.

  • 基于遗传算法的BSIM SOI模型参数提取

    李瑞贞, 韩郑生

    Chin. J. Semicond.  2005, 26(8): 1676

    Abstract PDF

    提出了一种提取BSIM SOI模型参数的新方法,该方法基于遗传算法和局部优化法的结合,同时具有全局优化和局部优化的优点,提取的参数物理意义明确,并且容易得到全局最优解.该方法计算简单,不需要对模型进行深入了解和丰富的参数提取经验,易于推广使用.对用该方法得到的SOI模型进行了模拟,并将模拟结果与1.2μm CMOS/SOI测试结果进行对比,二者吻合很好,SOI器件特有的kink效应也得到了很好的拟合.

Search

Advanced Search >>

XML 地图 | Sitemap 地图