|
Issue Browser

Volume 22, Issue 10, Oct 2001

    CONTENTS

  • 优化了栅电极溅射工艺的难熔金属栅MOS电容的性能(英文)

    李瑞钊, 徐秋霞

    Chin. J. Semicond.  2001, 22(10): 1231

    Abstract PDF

    论述了通过优化难熔金属栅电极的溅射工艺及采用适当的退火温度修复损伤来提高 3nm栅氧 W/ Ti N叠层栅 MOS电容的性能 .实验选取了合适的 Ti N厚度来减小应力 ,以较小的 Ti N溅射率避免溅射过程对栅介质的损伤 ,并采用了较高的 N2 / Ar比率在 Ti N溅射过程中进一步氮化了栅介质 .实验得到了高质量的 C- V曲线 ,并成功地把 Nss(表面态密度 )降低到了 8× 10 1 0 / cm2以下 ,达到了与多晶硅栅 MOS电容相当的水平

  • 6H-SiC单极功率器件性能的温度关系(英文)

    何进, 张兴

    Chin. J. Semicond.  2001, 22(10): 1235

    Abstract PDF

    基于碳化硅材料电离系数和迁移率的温度依赖性 ,利用有效电离系数的 Fulop近似 ,推出了 6 H- Si C单极性功率器件击穿电压和比导通电阻的温度依赖性解析表达式 .理论预言的击穿电压和临界电场与先前的实验结果基本一致 (误差小于 10 % ) ,验证了理论模型的适用性

  • 衬底热空穴注入下的薄栅氧化层击穿特性(英文)

    刘红侠, 郝跃

    Chin. J. Semicond.  2001, 22(10): 1240

    Abstract PDF

    利用衬底热空穴 (SHH)注入技术 ,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响 ,讨论了不同应力条件下的阈值电压变化 .阈值电压的漂移表明是正电荷陷入氧化层中 ,而热电子的存在是氧化层击穿的必要条件 .把阳极空穴注入模型和电子陷阱产生模型统一起来 ,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的 .研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .认为栅氧化层的击穿是一个两步过程 .第一步是注入的热电子打断 Si— O键 ,产生悬挂键充当空穴陷阱中心 ,第二步是空穴被陷阱俘获 ,在氧化层中产生导电通路

  • 对基于DLL和PLL的射频CMOS振荡器的相位抖动比较(英文)

    李金城, 仇玉林

    Chin. J. Semicond.  2001, 22(10): 1246

    Abstract PDF

    通过对 PL L 和 DL L 相位抖动的比较 ,结合 DL L 倍频器的结构特点 ,得出了一个有用的公式 ,这个公式可以用于在 PL L 和 DL L 两种结构中选择出一个最佳方案 ,使得在使用 CMOS工艺实现频率合成器时能够得到最佳的功耗和相位抖动的折衷 .对于倍频系数很大的倍频器宜采用基于 PL L 的结构 ,这样可以消耗较少的功率 ;而对于较小的倍频系数的倍频器要采用基于 DL L 的结构 ,这样相位抖动特性将非常优良

  • 一种新型的用浮空场限环实现的可集成在SPIC中的高压电压探测器(英文)

    韩磊, 叶星宁, 陈星弼

    Chin. J. Semicond.  2001, 22(10): 1250

    Abstract PDF

    提出一种可以集成在 SPIC(智能功率集成电路 )内部的高压电压探测器的方法 ,其理论是基于基本的结终端技术中的浮空场限环系统 ,把场限环系统作为表面电压分压器 .在通常的场限环外侧再增加两个环 ,对外侧环电压再一次分压 ,并把最外侧环设计成高压电压探测器 .这样当主结电压上升到一个高压时 ,最外侧的环可以只有几伏到十几伏的变化 ,这样环 (探测器 )上的信号既可以表征主结高电压 ,又可以由低压逻辑电路处理 .以一个 40 0 V的结构为例 ,分析并模拟了这个结构 .结果证明可以有效探测 SPIC的高压并可以集成在 SPIC中 .同时 ,该结构可以与 CMOS和 BCD

  • C_(60)/硅基介孔复合物的发光研究

    杨阳, 邹建平, 陈慧兰, 鲍希茂

    Chin. J. Semicond.  2001, 22(10): 1255

    Abstract PDF

    用化学沉积法制备了 C6 0 /多孔硅以及 C6 0 /硅基多孔氧化铝两种硅基介孔复合物 ,并研究了它们的发光性质 .结果表明 C6 0 的毗联可以影响多孔硅的发光性质 ,但对硅基多孔氧化铝的发光基本不产生影响 .这种现象可以从多孔硅以及硅基多孔氧化铝的发光机理进行解释

  • (Si,Er)双注入热氧化SiO_2/Si薄膜的表面结构及1.54μm光发射

    徐飞, 肖志松, 程国安, 易仲珍, 曾宇昕, 张通和, 顾岚岚

    Chin. J. Semicond.  2001, 22(10): 1258

    Abstract PDF

    利用金属蒸气真空弧 (MEVVA)离子源将 Si和 Er离子双注入到不同厚度热氧化 Si O2 / Si薄膜中获得 Er掺杂硅基发光薄膜 .掺杂到热氧化 Si O2 / Si薄膜表面的 Er原子浓度可达到~ 10 % ,即体浓度~ 10 2 1 cm- 3 .热氧化 Si O2膜越厚 ,溅射后 Si O2 保留量越多 ;再结晶硅颗粒结晶程度提高 ,逐渐纳米化 ;未见有大量的 Er偏析或铒硅化物形成 ,Er大部分以固溶形式存在 .在 77K下获得了较强 1.5 4μm光致发光信号 ,室温下发光强度温度猝灭不明显

  • 在氩气氛下生长的C_(60)薄膜的结构与特性

    张海燕, 陈易明, 伍春燕, 何艳阳, 王金华, 朱燕娟

    Chin. J. Semicond.  2001, 22(10): 1264

    Abstract PDF

    采用惰性气氛蒸发法制备 C6 0 薄膜 ,用原子力显微镜 (AFM)、X射线衍射 (XRD)、红外光谱 (IR)及紫外 -可见光谱研究了在氩 (Ar)气氛下生长的 C6 0 薄膜的表面形貌、结构及光吸收特性 .AFM测量表明在 Ar气氛下生长的C6 0 薄膜的表面生长岛更尖锐 ,并且有较大直径的表面粒子 .由紫外 -可见光吸收谱测量发现 Ar气氛下生长的 C6 0 薄膜的强度和吸收峰位置与在真空下生长的 C6 0 薄膜比较有大的红移 .可求出在 Ar气氛下生长的 C6 0 薄膜的光学禁带宽度 Eg=2 .2 4e V,比在真空下生长的 C6 0 薄膜禁带宽度 (2 .0 2 e V)要大 .与真空下生长的 C6 0 薄膜比较

  • SiO_x调制的三元硅化物(Co_(1-x)Ni_x)Si_2外延

    韩永召, 李炳宗, 茹国平, 屈新萍, 曹永峰, 徐蓓蕾, 蒋玉龙, 王连卫, 张荣耀, 朱剑豪

    Chin. J. Semicond.  2001, 22(10): 1269

    Abstract PDF

    报道了通过 Co/ Ni/ Si Ox/ Si(10 0 )体系固相反应 ,实现三元硅化物 (Co1 - x Nix) Si2 薄膜外延生长及薄膜特性的表征 .测试结果表明 ,中间氧化硅层对原子扩散起到阻挡作用 .XRD和 RBS图谱显示 ,有中间层的样品所形成的硅化物膜和硅衬底有良好的外延关系 .而 Co/ Ni/ Si(10 0 )体系 ,则形成多晶硅化物膜 ,和硅衬底没有外延关系 .外延三元硅化物 (Co1 - x Nix) Si2 膜的晶格常数介于 Co Si2 和 Ni Si2 之间 ,从而可以降低生成膜的应力 .薄膜的厚度约为110 nm;最小沟道产额 (χmin)为 2 2 % .外延三元硅化物膜的电阻率约为 17μΩ· cm ;高温稳定性达

  • 含N超薄栅氧化层的击穿特性

    韩德栋, 张国强, 任迪远

    Chin. J. Semicond.  2001, 22(10): 1274

    Abstract PDF

    研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力

  • 脉冲ArF准分子激光淀积SiC/Si(100)薄膜的最佳晶化温度及光致发光

    王玉霞, 曹颖, 何海平, 汤洪高, 王连卫, 黄继颇, 林成鲁

    Chin. J. Semicond.  2001, 22(10): 1277

    Abstract PDF

    用脉冲 Ar F准分子激光熔蚀 Si C陶瓷靶 ,在 80 0℃ Si(10 0 )衬底上淀积 Si C薄膜 ,经不同温度真空 (10 - 3Pa)退火后 ,用 FTIR、XRD、TEM、XPS、PL 谱等分析方法 ,研究了薄膜最佳晶化温度及表面形态、结构、组成 ,并对在最佳退火温度处理后的样品进行了化学态、微结构及光致发光的研究 .结果表明 ,在 Si(10 0 )上 80 0℃淀积的样品为非晶Si C薄膜 .经 85 0— 10 5 0℃不同温度真空退火后 ,Si C薄膜经非晶核化 -长大过程 ,在 980℃完成最佳晶化 .随退火温度的变化 ,薄膜中可能存在 3C- Si C与 6 H- Si C的竞争生长或 /和 3C- Si C相的长、消 (最佳温度

  • 重掺硅中氧的测定

    刘培东, 黄笑容, 沈益军, 李立本, 阙端麟

    Chin. J. Semicond.  2001, 22(10): 1284

    Abstract PDF

    研究了重掺硅中氧的测定 ,实验首先选用轻掺 (ρ>10Ω· cm)样品分别用气体熔化分析法 (GFA法 )和傅里叶变换红外法 (FTIR法 )测氧 ,而后用 GFA法测定了重掺锑、砷、硼单晶的氧浓度 .实验发现用 GFA法和 FTIR法测氧 ,二者的结果成很好的线性关系 ,为便于比较可将重掺硅在 GFA法下的测定结果转换为 FTIR法下的测定结果 ,还对影响 GFA法测定结果的样品制取、样品处理、测试参数选择等方面进行了探讨

  • 硅基红外热堆中热电偶尺寸和对数对探测性能的影响

    李志怀, 冯明, 刘月英, 沈德新, 卢建国, 朱自强

    Chin. J. Semicond.  2001, 22(10): 1287

    Abstract PDF

    分析了多晶硅 -金集成热堆中热电偶的尺寸和对数对热堆性能的影响 ,对非接触红外测温的实用型热堆提出了设计和改进的思路 .随着热电偶对数的增加 ,时间常数减小 ,响应率增大 ,探测率出现最大值 .减小热电偶的长度可以减小热堆内阻和时间常数 .多晶硅横截面积和金横截面积的比值接近最佳比值时 ,探测率呈最大值 3× 10 8cm· Hz1 / 2· W- 1 .

  • 栅控二极管R-G电流法表征SOI-MOS器件埋氧层界面陷阱的敏感性分析(英文)

    何进, 张兴, 黄如, 黄爱华, 卢震亭, 王阳元, 张耀辉, 余山, 贾林

    Chin. J. Semicond.  2001, 22(10): 1292

    Abstract PDF

    通过数值模拟手段 ,用归一化的方法研究了界面陷阱、硅膜厚度和沟道掺杂浓度对 R- G电流大小的影响规律 .结果表明 :无论在 FD还是在 PD SOI MOS器件中 ,界面陷阱密度是决定 R- G电流峰值的主要因素 ,硅膜厚度和沟道掺杂浓度的影响却因器件的类型而异 .为了精确地用 R- G电流峰值确定界面陷阱的大小 ,器件参数的影响也必须包括在模型之中

  • 深亚微米槽栅PMOSFET结构参数对其抗热载流子效应和短沟道抑制作用的影响

    任红霞, 郝跃

    Chin. J. Semicond.  2001, 22(10): 1298

    Abstract PDF

    基于流体动力学能量输运模型 ,利用二维仿真软件 Medici对深亚微米槽栅 PMOS器件的结构参数 ,如凹槽拐角、负结深、沟道和衬底掺杂浓度对器件抗热载流子特性和短沟道效应抑制作用的影响进行了研究 .并从器件内部物理机理上对研究结果进行了解释 .研究发现 ,随着凹槽拐角、负结深的增大和沟道杂质浓度的提高 ,器件的抗热载流子能力增强 ,阈值电压升高 ,对短沟道效应的抑制作用增强 .而随着衬底掺杂浓度的提高 ,虽然器件的短沟道抑制能力增强 ,但抗热载流子性能降低

  • 超薄栅n-MOSFETs热载流子寿命预测模型

    穆甫臣, 许铭真, 谭长华, 段小蓉

    Chin. J. Semicond.  2001, 22(10): 1306

    Abstract PDF

    对氧化层厚度为 4和 5 nm的 n- MOSFETs进行了沟道热载流子应力加速寿命实验 ,研究了饱和漏电流在热载流子应力下的退化 .在饱和漏电流退化特性的基础上提出了电子流量模型 ,此模型适用于氧化层厚度为 4— 5 nm或更薄的器件

  • 衬底热空穴耦合的薄栅TDDB效应

    刘红侠, 郝跃, 张进城

    Chin. J. Semicond.  2001, 22(10): 1310

    Abstract PDF

    通过衬底热空穴 (SHH,Substrate Hot Hole)注入技术 ,对 SHH增强的薄 Si O2 层击穿特性进行了研究 .与通常的 F- N应力实验相比 ,SHH导致的薄栅氧化层击穿显示了不同的击穿特性 .其击穿电荷要比 F- N隧穿的击穿电荷大得多 ,栅氧化层的击穿电荷量与注入的空穴流密度和注入时空穴具有的能量以及栅电压有关 .这些新的实验结果表明 F- N应力导致的薄栅氧化层的击穿不仅由注入的空穴数量决定 .提出了一个全新的衬底热空穴耦合的TDDB(Tim e Dependent Dielectric Breakdown)模型

  • 一个新的pMOSFET栅电流退化模型

    张进城, 郝跃, 朱志炜, 刘海波

    Chin. J. Semicond.  2001, 22(10): 1315

    Abstract PDF

    研究了最大栅电流应力 (即 p MOSFET最坏退化情况 )下 p MOSFET栅电流的退化特性 .实验发现 ,在最大栅电流应力下 ,p MOSFET栅电流随应力时间会发生很大下降 ,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律 .给出了所有这些现象的详细物理解释 ,并在此基础上提出了一种新的用于 p MOSFET寿命评估的栅电流退化模型

  • PD SOI NMOSFET翘曲效应的温度模型

    张海鹏, 魏同立, 冯耀兰, 姚炜, 宋安飞

    Chin. J. Semicond.  2001, 22(10): 1320

    Abstract PDF

    报道了一个部分耗尽 (PD) SOI NMOSFET翘曲效应的温度解析模型 .该模型从 PD SOI NMOSFET器件的物理结构 ,即由顶部的 NMOSFET和底部的寄生 BJT构成这一特点出发 ,以一定温度下 PD SOI NMOSFET体-射结电流与漏 -体结电流的动态平衡为核心 ,采用解析迭代方法求解 ,得出漏 -体结碰撞电离产生的空穴在体区中近源端积累达到饱和时的体 -射结电压 ,及漏 -体结和体 -射结电流的各主要分量 ,进而得到了 PD SOI NMOSFET翘曲效应漏电流的温度解析模型 ,并将一定条件下的模拟结果与实验结果进行了比较 ,二者吻合得很好

  • 高剂量辐照条件下的MOSFET总剂量辐照效应模型

    万新恒, 张兴, 高文钰, 黄如, 王阳元

    Chin. J. Semicond.  2001, 22(10): 1325

    Abstract PDF

    报道了一种用于在高剂量辐照条件下 MOS器件抗辐照电路模拟的半经验模型 .利用该模型对 MOS器件实验结果进行了模拟 ,模型计算结果与实验吻合较好 .初步分析了高剂量条件下不同散射机制对模拟结果的影响 ,结果表明界面电荷的库仑散射是引起电子迁移率退化的主要机制

  • 高纯GaAs中的等离子体振荡现象

    郑一阳

    Chin. J. Semicond.  2001, 22(10): 1329

    Abstract PDF

    报道了一种新的半导体体效应器件——体等离子体器件 ,它是由很薄的高纯 Ga As层构成 (1— 2μm ) ,在强电场 (大于 2 0 0 k V/ cm )下产生雪崩击穿 ,形成一个由电子和空穴组成的等离子体 ,这一等离子体有较宽的等离子体振荡频率 ,并强烈地依赖于外磁场 ,因此可以做成振荡器及磁敏传感器 ,有广泛的用途

  • 倒扣芯片连接底充胶分层和焊点失效

    徐步陆, 张群, 彩霞, 黄卫东, 谢晓明, 程兆年

    Chin. J. Semicond.  2001, 22(10): 1335

    Abstract PDF

    在热循环疲劳加载条件下 ,使用 C- SAM高频超声显微镜测得了 B型和 D型两种倒扣芯片连接在焊点有无断裂时芯片 /底充胶界面的分层和扩展 ,得到分层裂缝扩展速率 .同时在有限元模拟中使用断裂力学方法计算得到不同情况下的裂缝顶端附近的能量释放率 .最后由实验裂缝扩展速率和有限元模拟给出的能量释放率得到可作为倒扣芯片连接可靠性设计依据的 Paris半经验方程

  • 基于缺陷统计分布的IC互连线可靠性模型

    陈太峰, 郝跃, 赵天绪, 张进城

    Chin. J. Semicond.  2001, 22(10): 1343

    Abstract PDF

    讨论了电路在直流和脉冲直流工作情况下互连线的寿命 ,并重点考虑了工艺缺陷软故障的影响 ,提出了新的互连线寿命估计模型 .利用该模型可以估算出在考虑缺陷的影响时互连线的寿命变化情况 ,这对 IC电路设计有一定的指导作用 .模拟实验证明了该模型的有效性

  • 采用异步电路的低功耗微控制器的VLSI设计与实现

    俞颖, 周磊, 闵昊

    Chin. J. Semicond.  2001, 22(10): 1346

    Abstract PDF

    介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % .

  • 低电压Charge-Recovery逻辑电路的设计

    李晓民, 仇玉林, 陈潮枢

    Chin. J. Semicond.  2001, 22(10): 1352

    Abstract PDF

    提出了一种新的适用于低电压工作的 sem i- adiabatic逻辑电路—— Dual- Swing Charge- Recovery L ogic(DSCRL) .该电路由 CMOS- latch- type电路及负载驱动电路构成 ,对负载的驱动为 full- adiabatic过程 .DSCRL 的电源为六相双峰值脉冲电源 ,低摆幅脉冲用于驱动负载 ,高摆幅脉冲用于驱动 CMOS- latch- type电路 .降低负载上摆幅时驱动负载的 NMOS管的栅压可以保持不变 ,有效地解决了传统的 adiabatic电路在低电压工作时 charge- re-covery效率降低的问题 .文中比较了 DSCRL 电路与部分文献中的 semi- adiabatic电路的功耗 ,DSCRL 在低电压工作方面

Search

Advanced Search >>

XML 地图 | Sitemap 地图